HyperAccel Tech Blog · 2026. 04. 27.

[지피지기 - Part 05] Cerebras와 웨이퍼 스케일 엔진

AI 엔지니어링 브리핑

Cerebras는 웨이퍼 전체를 하나의 칩처럼 사용하고 데이터를 칩 안에서 처리해 AI의 메모리·칩 간 통신 병목을 줄이는 방식을 소개합니다.

문제 & 배경

문제 & 배경: 일반적인 칩 구조에서는 모델이 커질수록 칩 밖 메모리와 여러 칩 사이로 데이터를 자주 옮겨야 해 속도와 비용이 떨어졌고, 웨이퍼를 통째로 칩으로 만들면 제조 결함 때문에 정상 제품을 얻기 어려운 수율 문제도 있었습니다.

기술 & 해결책

기술 & 해결책: Cerebras는 WSE-3에 수십만 개의 작은 코어와 코어 가까이 배치한 SRAM을 넣고, 코어 간을 2차원 연결망으로 묶었으며, 결함 코어는 우회하고 큰 모델은 MemoryX와 SwarmX로 필요한 데이터와 계산 결과를 나누어 처리하도록 설계했습니다.

교훈 & 주의점

교훈 & 주의점: WSE는 메모리 대역폭과 내부 통신이 중요한 짧은 추론이나 특정 AI 작업에서 강점이 있지만 SRAM 용량이 제한되어 긴 입력·대규모 배치에서는 외부 메모리 접근이 늘고, 전용 장비·전력·냉각까지 포함한 초기 도입 비용도 신중히 따져야 합니다.

내용이 비슷해요

내용이 비슷한 글을 먼저 보여드려요. 같은 문제나 해결책을 다룬다는 뜻은 아니에요.